华为“韬定律”试图用时间缩微重构芯片评价体系，寻找后摩尔时代的新路径。
原文标题：新书上架 | 一文读懂华为韬定律到底如何改变 AI 世界！
原文作者：图灵编辑部
冷月清谈：
怜星夜思：
2、韬定律算不算真正的技术突破，还是更像一次成功的产业叙事包装？
3、在先进光刻机受限的情况下，中国芯片更应该继续追先进制程，还是重点发展先进封装、架构和系统优化？
4、如果韬定律路线真的走通，普通人最先能感受到的变化会是什么？
原文内容
2026 年 5 月 25 日，上海，一场国际电路系统学术会议。华为半导体业务负责人何庭波女士登台，发表了一个叫“韬（τ）定律”的东西。消息迅速刷屏，在国内外都引起高度关注和讨论。
但各方观点很不一致。
支持的说这是“中国人第一次在半导体领域定义游戏规则”，“半导体界的 DeepSeek 时刻”，说一举掀翻统治了半导体行业 60 年的“摩尔定律”；有人倍感鼓舞，已经开始期待华为下一款手机和更强大的 AI 芯片了。
质疑的说，这不过是华为被“卡脖子”后的无奈之举，给自己找个台阶下；还有人觉得，这就是个营销噱头，新瓶装旧酒，其他公司早就这么做了。
相信大家最关心的问题是：韬定律是什么意思？为什么这个概念引起这么大关注？它靠谱吗？与我有什么关系？
图灵文化与微信读书合作上架的《半小时讲透华为韬定律》，用通俗易懂的语言讲透华为韬定律如何改变我们的世界。
01
韬定律是什么意思？
华为自己正式的表述是这样的：
韬定律提出以“时间 (τ) 缩微”作为半导体与电子系统演进的新指导原则，将时间作为技术迭代的核心衡量标准，覆盖从晶体管开关到数据中心负载、跨度达 12 个数量级完整计算栈，实现器件、电路、芯片、系统全层级协同统一优化。
听不懂没关系。我来用大白话给大家解释清楚。
我们天天在用的手机、自动辅助驾驶汽车、各种互联网和AI 应用（微信、抖音、豆包等等）背后的服务器，都需要各类半导体芯片支撑。
韬定律首先是华为对半导体技术发展的一种指导思想，简单说就是未来十年半导体电子系统提升性能，不再像之前行业通行的那样，只依靠将芯片的最小单元——晶体管做得越来越小（即所谓“几何缩微”），而是把主要精力花在让信号跑得更快（即所谓“时间缩微”）上。
而且这种指导思想，不仅适用于芯片这一层次，也适用于小到晶体管和其他电子元器件，大到数据中心（成千上万专业计算机工作的大机房）的各种规模的系统。
韬定律（τ scaling law）里的韬是希腊字母τ的音译，τ是一个电路里的时间常数。而“韬”在中文里面是“韬略”、“韬光养晦”的意思，有一种暗中较劲的感觉。
02
为什么这个概念引起这么大关注？
首先，因为韬定律是要为芯片产业最大的问题——“后摩尔时代怎么办”提出自己的解决思路。
过去六十年，芯片性能不断提升，靠的是一个字：小。晶体管做得越来越小，这样同样大的芯片可以装下更多的晶体管。比如，上一代芯片有100 亿个晶体管，新一代增加到 200 亿个，干活当然更快。
因此，大家已经习惯了，每隔一段时间（平均差不多18 个月），芯片里晶体管数量会翻一倍，性能也会翻一倍，而且因为占地面积没增加，芯片本身还便宜了。这个美妙的规律，是由一位半导体行业大佬摩尔 1965 年提出的，这就是鼎鼎大名的“摩尔定律”（后面我们会详细讲这个故事）。
信息产业之所以能长期快速发展，影响整个社会，摩尔定律是重要的基础。
图4 芯片上密密麻麻的晶体管（示意图，由 AI 生成）
这些晶体管一般是放在一个平面上，可以想象成很多人在一个大大的平房里干活，每个人都有自己的独立格子间，之间有墙，干活的时候互相不干扰。很多工作还需要有信息或者文件互相传递，这也非常影响总体干活的进度，所以晶体管之间的通信也很重要。
但发展几十年之后，这个格子间已经太小，小到墙薄得不能再薄，只剩下几个原子（硅原子的直径差不多0.2 纳米），接近极限了。这时候大家干活就会互相干扰，信息传递也会乱，而墙一捅就破，难免产生各种问题。
图4 密密麻麻的晶体管，像个巨大的平房里划分了很多格子间，坐满了工作者（示意图，由 AI 生成）
因此从20 多年前开始，就有人开始说“摩尔定律已死”。但各大芯片公司的工程师充分发挥自己的智慧，不断想办法突破极限，为摩尔定律续命。而代价就是越来越难，越来越贵，贵到什么程度呢？芯片制造的核心设备是光刻机，最新的光刻机一台超过 7 亿美元，连台积电都推迟了购买计划。而先进芯片工厂的投资都是 100 亿美元起步。所以全世界如今只剩下少数几家能继续玩得起：台积电、三星和英特尔，再加上中芯国际。最先进的芯片设计成本也是几亿美元起。
直到今天，定律是否依然有效，还存在争议。但这条发展道路已经快要走到头，基本上是行业共识了。
关注度高还有一个因素是中国芯片被卡脖子的问题。由于美国的政策限制，中国芯片产业几年前开始就无法获得最先进的芯片制造技术和设备（比如最先进的光刻机）了。华为作为中国科技企业的龙头，首当其冲。他们面临的挑战是：如何在晶体管密度远不如竞争对手的情况下，仍然能造出用户满意、有竞争力的芯片和系统？
何庭波那天演讲开场就说：“过去 6 年我经常会被问到：在手机、AI 这些高度竞争的行业里，你们是如何存活下来的并重返舞台的 ?”
怎么办？华为的答案就是韬定律。
华为发现，用户其实需要的是这些芯片干活越来越快，也就是完成任务的时间越来越短。具体怎么快，没必要只靠晶体管做得更小，完全可以在更大范围在各种层级上想各种办法解决。
比如原来只是平房，我能不能盖两层呢？这样有些工作关系比较紧密的工作者，可以重新设计部门分工，重新安排座位布局，坐在上下层，然后通过电梯、楼梯直接传递信息。这就是所谓“逻辑折叠”。逻辑就是指若干晶体管共同执行的一些功能，折叠就是盖楼。
图5 韬定律的应用之一，通过逻辑折叠设计，麒麟最新版芯片用两层（何庭波演讲视频截图）
即将实际用于华为手机的最新款麒麟芯片（以及明年的版本），就都采用了这种技术，而且流片（也就是试生产）已经成功了。
论文中说，未来还可以盖三层楼、四层楼、多层楼……
再比如，支持豆包、DeepSeek 的这些 AI 大模型，都需要巨大的机房里成千上万台 GPU 服务器同时运行。相当于有非常多平房里的工作者要一起合作干活。
这时候，互相传递、存放文件和数据就更加成为瓶颈了。华为论文中说：“大型 AI 集群超 80% 的能耗用于数据迁移，超 70% 的系统成本投入数据存储。”有点像各个建筑之间需要很多快递小哥，需要给他们设计道路，还要建很多很大的仓库（存数据）。这就不仅是单栋建筑，而是城市规划设计了。
当然，这次华为的新闻稿中，还提到预计到2031 年，基于韬 (τ) 定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平。华为在被限制的情况下，追赶速度比国外预想的快，也引发了热议。
03
韬定律靠谱吗？
首先，必须看到，韬定律这一思想是华为芯片团队2020 年 5 月至 2026 年 5 月期间研发381 颗量产芯片（涵盖手机芯片、AI、汽车、通信等领域）的实战中总结出来并得到验证的。而且从何庭波的报告来看，还在继续指导华为芯片未来的产品路线图。
它同时也包括大量华为的技术实践，包括论文中提到的逻辑折叠、存储语义统一总线架构UB、近封装高速光输入输出(Hi-ONE)等等。
所以它肯定不是空头概念。
采用逻辑折叠技术的首个大众主流芯片麒麟2026 已经流片成功，按华为的说法各项指标出色，我们可以等今年秋天随手机上市看看实际效果。
此外，还有很多质疑：
1.这算真正的“定律”吗？还是只是华为的宣传概念？
叫“韬定律”确实不算特别严谨。它更像是一种指导原则或发展策略，而不是牛顿万有引力那样严格科学意义上的“定律”（一定会发生什么的客观规律）。
但考虑到摩尔定律这个先例，韬定律这个名字也算合理。摩尔定律其实也不是严格的“定律”，只是数据拟合而非推导出来的，更接近经验法则，后来也成为英特尔等公司的路线图和战略工具，却成了整个芯片行业乃至信息产业无人不知的概念。
这个问题上，我非常赞同中科院计算所包云岗老师的判断：
韬定律本质上是一个全球商业和产业评价体系的话语权之争，并不是一个具体的技术定律。
“什么是先进？”这个话语权过去都是由西方主导，采用了先进制程的芯片就被评判为先进，比如 3纳米就比5纳米、7纳米先进。但其实从用户角度，并不能直接感受到3 纳米与 5 纳米、7 纳米的差别。如果企业在 7 纳米下做出了达到 3 纳米效果的芯片，算不算先进？在原来的评价体系下，中国的芯片永远是落后的。
韬定律，就是要争夺这个话语权——不管什么工艺，时间是用户能感受到的最终体验（至少是最重要的体验之一，其他可能还有散热、价格等）。与其基于用户无法直接感知到的工艺尺寸来评价，不知直接基于用户能感知到的时间尺度来评价。
于是，在评价体系转变后，只要7 纳米能达到 3 纳米的效果，那么也可称之为“先进”了。
另外大家也要对宣传有更多正面看法，好的宣传和好的战略其实是硬币的两面：一个事情想清楚了，内部怎么做就是战略，对外部怎么讲就是宣传。
必须说，韬定律这个名字起得很好，独特而且好念好听，很难不注意到，而且听了之后就很难忘记。值得各单位从事技术战略和传播的同行学习。
华为敢于在国际上建立自己话语体系的尝试，无论最后效果如何，都是值得肯定的。
2.韬定律是不是新瓶装旧酒？
客观说，韬定律想解决后摩尔时代的问题，从时间维度出发思考，本身都不是新的，但是一种系统性的升维思考，大逻辑是通的。某种意义上这种角度比摩尔定律更贴近本质，毕竟晶体管密度只是过程数字，和用户体验不直接相关。
华为在美国的限制下，现在反而发展成为全球范围内少见的芯片设计全栈公司（相当于苹果/ 手机芯片设计 + 英伟达 /AI 芯片设计 + 高通 / 通信芯片 +……），韬定律的全栈优化方向如果是正确方向，它会有独特的优势，有可能走出一条新路。
但还比较早期，独特的创新较少，目前确实看上去像是用一个大帽子将业界已经在做的很多技术打包成一个完整的故事和方法论。
比如3D 堆叠 / 先进封装：台积电的 3DFabric、CoWoS、SoIC，英特尔、英伟达、三星都在大力推 Chiplet + 垂直堆叠技术，目的就是缩短信号路径、降低延迟、提高密度。
降低信号延迟（τ优化）：这是芯片设计的基本思路，所有高性能芯片都在想办法减少 RC 延迟。
全栈协同：软硬件协同、架构优化、系统级设计，早就不是新鲜事。
这些方向全球半导体行业（尤其是后摩尔时代）都在探索，不是华为独创。
逻辑折叠（Logic Folding）是华为创新中的亮点。但第一款芯片没有上市，还需要时间验证。
它不是简单地把芯片垂直堆叠，而是在电路设计阶段就把逻辑门、触发器等按时间优化原则重新分配到多层垂直结构中，需要关键路径、时钟树、数据总线一起参与重新设计。
华为半导体首席科学家廖恒在接受《财经》杂志采访时透露，逻辑折叠的核心在于上下两层裸片（die）之间实现了极高密度的垂直互联。
以即将发布的麒麟2026 芯片为例，两层裸片之间总共提供了约 5000 万个连接，其中 500 万至 1000 万个用于实际信号传输。这远远超过目前行业主流 2.5D/3D 封装技术中，两个裸片之间通常只有几万到几十万个连接的水平。
传统2.5D/3D 封装就像“两座城市之间只建了几万到几十万部电梯”；而华为的逻辑折叠，则相当于在两座城市之间建了 500 万到 1000 万部真正高效运送信息的电梯，信息流通效率大幅提升。
此外，传统2.5D/3D 封装的做法是：先分别设计好独立的芯片，再把它们“粘”在一起，其混合键合（Hybrid Bonding）的间距一般在 7-10 微米。
而逻辑折叠则把键合间距缩小到约2 微米，并通过极小的 Gear Ratio（内部金属层与键合层尺度比例），让上下层之间的连接密度接近芯片内部的金属线水平，真正实现了“像一块芯片一样紧密”的垂直连接，而不再是简单的封装堆叠。
此外，UnifiedBus 架构也得到SemiAnalysis 首席分析师 Dylan Patel 的认可，他认为“韬定律”的核心精髓在于系统内部的通信。通过 UnifiedBus 架构，将AI集群内的通信延迟从微秒级直接压缩了 500 倍至 100 纳秒（100ns）级别。这表明华为正在先进封装领域打造属于自己的“Nvidia NVLink”，是用 3D 堆叠的整体算力去对冲单个 AI 芯片在纯算力上的不足。
最后看看包云岗老师的专业点评：
但真正要做好很难，涉及到一系列技术挑战，从工艺制程、混合键合、EDA 软件等，有大量工作要做。 台积电、Intel 其实也在做，但是他们不是那么迫切，因为他们还有微缩尺寸这条路更容易的路，所以逻辑堆叠这条技术路线推进比较慢。但华为（或者说中国）无法走微缩尺寸这条路，那就只能啃逻辑堆叠这一条路。华为的组织力、战斗力确实也很强，根据何庭波报告，他们应该是攻下来了。
我们期待未来华为能做出更多类似的创新，将韬定律这个概念做得更实。
3.韬定律面临哪些困难？
这个问题其实何庭波论文里已经谈到了。论文的最后部分这样写的：
未来技术路线清晰明确，但仍存在大量待解难题，无法依靠单一企业独立突破。工具链、行业标准、基准测试、器件物理、产业经济模型等均需要全行业协同创新。
我们用比较通俗的话分别给大家讲讲：
设计软件跟不上
现在设计芯片的软件（术语叫EDA）都是给“平面芯片”用的，无法处理上下两层在一起的情况。要做逻辑折叠，需要全新的设计软件，能把两层当成一个整体规划——哪个部分放上层、哪个下层、上下之间怎么连。华为自己做了一套初步能用的，但离好还有距离。论文直接说：完成这套新软件，是未来十年全行业最重要的基础设施。
两层“楼”的材料不一样
逻辑折叠把两片硅片（术语叫硅圆）贴在一起，但这两片可能来自不同批次、甚至不同生产线，性能参数有偏差——就像用两批不同的砖盖楼，厚薄不一。这个偏差比同一片硅片内部的投影大，对芯片的精确补偿冲击很大。需要靠备用电路和补偿自动算法来兜底。
“楼梯”本身也占地方、也耗时间
上下两层之间的每一个连接点（混合键合、硅通孔）都不是免费的——它们本身有电阻和电容，会拖慢信号；硅通孔周围还必须留出一圈空地不能放其他东西。所以逻辑折叠必须满足一个硬条件：折叠省下来的，要大于“楼梯”本身浪费的时间。目前在手机关键路径和车站场景时间已达标，但并不是所有经过这道仓库的场景。
跑得更快不等于更省电
极端情况下，速度快了十倍但能耗也大了十倍。必须安装一整套省电手段：专业通信协议减少无搬运、用光代替铜降低每比特电压、从芯片背面供电、让计算先在存储的数据完成的地方就地。好消息是，速度上的余量恢复量本身可以“换”当省电用——跑够快之后主动降频降压，就像手机不忙的时候自动降低 CPU 频率省电一样。
没有合适的“考试题”
现有的芯片跑分工具（Linpack、MLPerf、SPEC 等）都是给传统芯片设计的，只测单一指标。韬调整需要一种全新的评分方式：不是给一个总分，而是像审核报告一样，逐层显示每一层的时间瓶颈在哪里、还有多少优化空间，从而指明下一步该重点改哪里。这样的评分工具目前还不存在。
4.韬定律解决芯片卡脖子问题了吗？
主要卡点之一先进光刻机看来是解决了。何庭波在《财经》杂志采访中强调了韬(τ) 定律带来“Cost Effective”（经济性）。它不依赖于 EUV 等先进制程，而是通过器件、电路、芯片、系统等各层级的时间常数优化，降低对高成本制造工具的依赖。
04
韬定律跟我有什么关系？
如果你用华为手机，今年秋天的新麒麟芯片就是第一颗韬定律产品，性能会有明显提升。而昇腾算力的进步直接影响大模型的训练和推理成本，间接影响你应用AI的速度和价格。
更大层面上，如果这条路被验证可行，“芯片被卡脖子”的叙事将发生根本性变化——先进光刻机仍然重要，但不再是“唯一咽喉”。
韬定律总体上是一种换道超车，中国芯片整个生态链很多环节都将获益。比如3D EDA、先进封装、光互联、新材料等等。
摩根士丹利就发布报告，将“韬定律”定义为“AI 与高速光通信产业的超级催化剂”，可能推动推动 1.6T/3.2T 光模块和先进封装行业实现呈指数级增长。
美国制裁锁死了先进光刻机，中国芯片的路怎么走 ? 华为的何庭波在国际学术会议上给出答案：韬定律，不再把晶体管越做越小，而是把“让信号跑更快”直接当目标。
本书用大白话讲清楚一件事：韬定律到底是什么意思，为什么它可能改变芯片产业的游戏规则，以及它跟每一个普通人的关系。这可能成为中国芯片生态链建设新阶段的标志性事件。